验证在数字芯⽚设计流程中占有⾄关重要的作⽤。在有限的时间内尽可能的发现更多安全缺陷，是设计和验证环节的关键挑战。望安采⽤形式化⽅法，将验证贯穿整体设计流程，在更早期融⼊芯⽚设计，提供⾼性能、⾼可靠验证解决⽅案，致⼒于缩短验证调试周期、提⾼验证设计覆盖空间，并为包含数据路径安全等提供定制化服务。

数字芯片

形式化验证工具

模型检验

包含⾃动化验证(AEP)、属性验证(FPV)、覆盖分析(FCA)在内的多个应⽤程序，为RTL验证覆盖提供多⽅位⽀持保障。

等价性检验

全面保障芯片设计安全

基于形式化方法，

形式验证包含RTL到门级⽹表(netlist)综合等各类转化过程中的模型功能等价性。